FINAL PROJECT RESULT • IP 1.6

# RV32I Five-Stage Pipelined CPU

## PYNQ-ZU 上的可驗證處理器核心與 SoC 整合

本專題從 RV32I 五級管線處理器出發，完成 Zbb、RV32M MUL 與自訂 XDOTP16 擴充；進一步封裝為 AXI4-Lite IP，連接雙埠 BRAM 與 Zynq PS，並以黃金模型、RTL 模擬、突變測試、官方架構測試及 PYNQ-ZU 實板逐 cycle trace 比對完成驗證。

**5 stages**
IF → ID → EX → MEM → WB

**52 / 52**
IP 1.6 實板 Notebook v5 測試通過

**51 / 51**
支援範圍內 riscv-arch-test 通過

**核心成果**

IP 1.6 於 PYNQ-ZU 在 100 MHz 簽核條件下完成 routed implementation，WNS +1.979 ns；IMEM / DMEM 各為 4 KB True Dual Port BRAM，PS 可透過 AXI 控制、載入、觀察與逐 cycle trace 驗證 CPU 行為。

### 作者與專案

**作者：**趙昱琛 | **平台：**PYNQ-ZU（xczu5eg-sfvc784-1-i） | **工具：**Vivado 2022.2、Verilog / SystemVerilog、Python、PYNQ

**原始碼：**github.com/05ChaRles09/RV32I-5Stage-Pipeline-CPU

CPU MICROARCHITECTURE

# 五級管線核心與 ISA 擴充

以經典 in-order pipeline 為資料路徑骨架，將資料與控制冒險處理納入 RTL；再以最小硬體改動擴充標準與自訂指令。

## 核心資料路徑

**IF**
PC / 指令擷取
同步 BRAM 預取

›

**ID**
解碼 / RegFile
立即值產生

›

**EX**
ALU / MUL / Branch
forwarding

›

**MEM**
DMEM access
同步 BRAM

›

**WB**
ALU / memory / PC+4
寫回暫存器

### Hazard control

- EX/MEM、MEM/WB → EX 的 operand forwarding。
- load-use 相依時 hold PC / IF-ID，並插入 bubble。
- branch / jump 在 EX 解析，redirect PC 並 flush 錯誤路徑。

### 同步 BRAM 的設計調整

IP 1.5 起將 IMEM / DMEM 轉換為同步讀取 BRAM：IMEM 以 `pc_next` 預取，DMEM 位址、寫入資料與寫入致能由 EX 產生，使對外行為維持與原本記憶體模型相容。

## 已實作指令範圍

| 類別 | 功能 | 驗證 |
|---|---|---|
| RV32I | R / I 運算、branch、JAL / JALR、LUI / AUIPC、LW / SW | **arch-test 支援範圍與自建 testbench** |
| RV32M | 低 32 位元 **MUL** | **mul-01 PASS** |
| Zbb | 17 個運算 + rori：CLZ / CTZ / CPOP、MIN/MAX、ANDN/ORN/XNOR、ROL/ROR 等 | **18 / 18 PASS** |
| Custom-0 | **XDOTP16**：兩組 signed int16 相乘後相加，回傳 32-bit 結果 | **RTL、實板與基準程式驗證** |


**XDOTP16 的取捨：**採「不累加」版本，避免第三個 RegFile 讀取埠與 forwarding / hazard 改動；可用 `xdotp16 t,a,b ; add acc,acc,t` 兩條指令實現累加。此選擇控制硬體複雜度與時序風險，同時仍提供雙 16-bit 內積加速能力。

PYNQ-ZU SYSTEM

# 從 CPU Core 到 AXI / BRAM 系統

IP 1.6 將處理器以 AXI4-Lite 封裝，並以兩組 True Dual Port BRAM 讓 PS 與 CPU 能各自使用 A / B port 存取程式與資料。

## IP 1.6 系統架構




## 控制、除錯與 trace 暫存器

| | |
|---|---|
| 0x00 CTRL | reset、run、trace arm；讀回 wb_rd、wb_we、rst_n。 |
| 0x04 / 0x08 / 0x0C | 目前 PC、最新 write-back data、DMEM 觀察值。 |
| 0x10 ~ 0x20 TRACE | 256 筆 buffer：狀態、讀取索引、PC、寫回資料、rd / write enable metadata。 |
| 0x24 / 0x28 | 非法指令 sticky 旗標與首個非法指令 PC。 |
| 0x2C FEATURE | IP 1.6 讀回 0x17：illegal、MUL、XDOTP16、外部 BRAM 功能旗標。 |

**設計成果：PS ↔ CPU 的可觀察性**

AXI 暫存器不只提供 reset / run，也將 trace 與非法指令狀態公開給 PYNQ；因此可由軟體逐筆取回 CPU 的寫回序列，並與 Python ISA 黃金模型做 cycle-level 對照。

VERIFICATION STRATEGY

# 從黃金模型到實板的四層驗證

將「功能正確」分解為 ISA、RTL、系統與板端可觀察行為；同時以突變測試確認測試本身具有偵錯能力。

## 驗證金字塔

| 層次 | 工具 / 方法 | 證據 |
|---|---|---|
| Python 黃金模型 | 逐指令 ISA 模型，產生預期 write-back 序列與記憶體狀態。 | 作為 RTL 與實板 trace 比對基準。 |
| RTL 模擬 | iverilog / xsim；12 組 testbench，覆蓋 pipeline、JALR、branch、load-use、illegal、Zbb、BRAM timing、AXI BRAM system 等。 | **全部 PASS** |
| 突變測試 | 手動植入 ALU、branch、MUL、XDOTP16、IMEM / DMEM 路徑等錯誤。 | **10 / 10 arch-test mutation 抓到；hazard 由自建 TB 補足** |
| PYNQ-ZU 實板 | Notebook 讀寫 AXI 暫存器、PS 載入程式、逐 cycle trace 對照黃金模型。 | **IP 1.6：52 / 52 PASS** |

## 實板測試進程

**16 / 16**
基本 reset / run、trace 與 ISA 模型對照

**40 / 40**
IP 1.3：加入 XDOTP16

**48**
Phase 4：PS 載程式、8470 筆寫回比對

**52 / 52**
IP 1.6 Notebook v5，100 MHz 重跑通過

## 代表性除錯 (deBUG)：為何要把板端納入驗證

### 內建 IMEM 程式被 NOP 覆蓋

檔案載入式 testbench 蓋過了合成進 bitstream 的內容，無法發現 115 字後被 NOP 填掉的問題。新增 `tb_imem_default` 直接驗證內建內容，舊寫法會失敗 21 項。

### 只在實板出現的 word 0 寫入錯誤

IMEM BMG 設為 Always Enabled，批次寫入時會誤寫 word 0。用 Tcl 比對對稱的 IMEM / DMEM 設定，定位 Enable_A 差異，改成 Use ENA / ENB Pin 後板測全數通過。

RISC-V ARCHITECTURAL TEST

# 官方 riscv-arch-test：支援範圍 51 / 51 PASS

以 official reference output 驗證 RV32I / MUL；以 QEMU 8.2.2 產生 Zbb 參考簽章，並先用 46 組 I / M 測試交叉驗證 QEMU 與官方輸出完全一致。

**64**
RV32I、RV32M、Zbb 總測試數

**51 / 51**
核心已支援項目全數 PASS

**13**
未實作指令，預期 FAIL 且實際 FAIL

**0**
實驗室 Ubuntu 獨立重現差異項

## 測試結果與簽章來源

| 套件 | 測試數 | 結果 | 參考簽章 |
|---|---|---|---|
| RV32I | 38 | **32 PASS** / 6 預期 FAIL | 官方 old-framework-2.x |
| RV32M | 8 | **1 PASS（MUL）** / 7 預期 FAIL | 官方 old-framework-2.x |
| Zbb | 18 | **18 PASS** | QEMU 8.2.2；以 I/M 46 / 46 與官方交叉驗證 |

## 明確列出的限制

### 13 項預期 FAIL

**Load / Store：**lb、lbu、lh、lhu、sb、sh；**RV32M：**mulh、mulhsu、mulhu、div、divu、rem、remu。核心目前僅有 word-width LW / SW 與低 32-bit MUL，這些未實作指令視為 illegal-as-NOP。

### arch-test 的涵蓋界線

arch-test 是 ISA 層級測試，並不刻意製造 load-use 等管線 hazard。因此關閉 load-use stall 的突變未被 arch-test 抓到，但自建 `tb_bram_timing` 產生 5 項失敗、`tb_zbb_prog` 產生 48 項失敗，可補足這一缺口。

### 可重現性

2026-10-21 於與開發環境分離的實驗室 Ubuntu 電腦重新執行，64 項測試的 PASS / FAIL 狀態、cycle 數、illegal 旗標與簽章 mismatch 全部相同，支援範圍 51 / 51 PASS。

CUSTOM ISA EXTENSION

# XDOTP16：以自訂指令加速 16-bit 內積

以 custom-0 R-type 編碼實作雙 16-bit signed dot product，不累加設計將硬體複雜度限制在可控範圍，並以三類 kernel 衡量實際效益。

## 運算語義

**rd = rs1[15:0] × rs2[15:0] + rs1[31:16] × rs2[31:16]**

輸入為兩對 signed int16，結果為 32-bit。由於每個 XDOTP16 處理兩個元素，可降低內積核心中的乘法與累加指令數；load、指標更新與 branch 等開銷則仍存在。

## RTL 模擬週期數與加速比

| Kernel | S0 純標量 | S2 標量 + Zbb | X XDOTP16 | X vs S0 | X vs S2 |
|---|---|---|---|---|---|
| dot（128 elements） | 598 | 726 | 342 | **1.75×** | **2.12×** |
| fir（8 taps / 16 outputs） | 380 | 513 | 249 | **1.53×** | **2.06×** |
| matmul（8 × 8） | 1789 | 2077 | 989 | **1.81×** | **2.10×** |

加速低於理論 2× 是預期現象：記憶體存取、地址更新與控制流程不會隨 packed dot product 一起減少。未使用 XDOTP16 的 packed 資料反而需額外 shift / `sext_h` 拆包，較 S0 慢。

## 實板驗證

### 結果正確性

2026-10-18，IP 1.6 的 `RV32I_CPU_Benchmark.ipynb` 為 **24 / 24 PASS**；12 支程式的 DMEM 結果皆與黃金模型逐字一致。

### 週期一致性

板上與模擬週期差約 0.05%～0.07%（例：FIR X 250.1 vs 250、matmul X 990.5 vs 990），因此加速比在實板成立。

**硬體成本：**XDOTP16 增加 2 個 DSP48E2；與 MUL 合計使用 5 個 DSP48E2，100 MHz implementation 仍有正 WNS。累加版將需要第三讀取埠並改動 forwarding / hazard，是後續研究而非目前版本的成果。

VIVADO IMPLEMENTATION · IP 1.6

# 100 MHz 簽核下的資源、時序與功耗

以下為 routed `design_1_wrapper`（含 PS 與周邊 IP）的 Vivado 2022.2 報告；功耗是工具估算，Confidence = Medium。

## IP 版本演進

| 版本 | 重點 | 板端結果 |
|---|---|---|
| 1.3 | 新增 XDOTP16，FEATURE bit2。 | **40 / 40** |
| 1.4 | PS 經 AXI 暫存器在 reset 時載入 IMEM。 | **L1 ~ L7 PASS** |
| 1.5 | 同步 BRAM pipeline；41 程式 × 1500 cycles trace 與前版完全相同。 | **48 項全過** |
| 1.6 | CPU 對外 BRAM master；BMG + AXI BRAM Controller；COE 預設程式。 | **Notebook v5：52 / 52** |

## IP 1.6 實作數據

**+1.979 ns**
WNS @ 100 MHz
所有指定 timing constraints 滿足

**+0.015 ns**
WHS
已滿足，但餘裕小

**4,650**
CLB LUTs
3,691 CLB Registers

**5**
DSP48E2
2 × RAMB36 BRAM

| 指標 | IP 1.4 | IP 1.5 | IP 1.6 |
|---|---|---|---|
| CLB LUTs | 3,877 | 3,286 | 4,650 |
| CLB Registers | 2,174 | 2,160 | 3,691 |
| LUT as Distributed RAM | 864 | 352 | 352 |
| BRAM (RAMB36) | 0 | 2 | 2 |
| WNS | +1.977 ns | +2.125 ns | +1.979 ns |
| Total power（估算） | 2.613 W | 2.628 W | 2.641 W |

**時脈解讀：**依 100 MHz 約束的 WNS 粗估 fmax 約 125 MHz。曾在 PYNQ 預設 PL0 187.498 MHz 觀察到可運作，但此頻率超出 Vivado 簽核範圍，故本報告不將其宣稱為規格；Notebook 已改為 100 MHz 重跑並通過。

CONCLUSION & ROADMAP

# 成果、限制與下一步研究

本專題的價值不只在完成一顆可執行指令的 CPU，也在於把驗證、IP 封裝、BRAM 系統整合與實板問題定位形成一套可重現的工程流程。

## 完成項目

### 處理器與擴充

完成 RV32I 五級管線、forwarding、load-use stall、branch flush、illegal 指令觀察、Zbb、RV32M MUL 與 XDOTP16。

### 系統與驗證

完成 AXI4-Lite CPU IP、雙埠 BRAM / AXI BRAM Controller 整合、256 筆 trace buffer、黃金模型、12 個 testbench、突變測試、arch-test 與 PYNQ-ZU 實板驗證。

## 已知限制：界定成果範圍

| 限制 | 目前狀態 |
| --- | --- |
| 未支援指令 | 僅 word-width LW / SW、低 32-bit MUL；byte / halfword memory、MULH*、DIV / REM 尚未實作。 |
| 記憶體容量 | IMEM / DMEM 各 4 KB；arch-test 在模擬的 2 MB 內部記憶體執行，尚未於板上 BRAM 執行。 |
| 高頻率操作 | 187.5 MHz 僅為板端觀察，100 MHz 才是已簽核條件；WHS +0.015 ns，重跑 implementation 可能浮動。 |
| PS 執行中寫記憶體 | 模擬與實板熱修補／即時讀取測試通過，但 BRAM 同週期碰撞行為僅量測確認，非形式化保證。 |

## 後續研究方向

| 項目 | 預期工作 | 主要風險 |
| --- | --- | --- |
| 完整 RV32M / memory access | 加入 byte enable、LB/LH/SB/SH、MULH*、DIV / REM，目標補齊其餘 arch-test。 | 中：資料寬度、除法器與驗證量增加 |
| 16 KB BRAM | 調整 BMG 深度與 AXI controller 位址範圍，重跑 implementation 與實板回歸。 | 中：完整流程需重建 |
| XDOTP16 累加版 | 新增第三 RegFile 讀取埠，整合累加資料路徑。 | 高：forwarding / hazard 與時序 |

### 結語

IP 1.6 已將五級管線 CPU 從 RTL 模擬推進到可由 PS 控制、可讀寫 BRAM、可追蹤驗證的 PYNQ-ZU 系統。以 52 / 52 板測、支援範圍 51 / 51 arch-test、XDOTP16 實板基準與 100 MHz implementation 報告，建立了後續 CPU / SoC 架構研究可延伸的基礎。

**Repository：**https://github.com/05ChaRles09/RV32I-5Stage-Pipeline-CPU | **報告版本：**2026-10-21